hongwenjun/musl

espejo de https://git.musl-libc.org/git/musl

Autor	SHA1 Mensaje	Fecha
Luís Marques	83350eb17b fix riscv64 a_cas inline asm operand sign extension	hace 4 años
Palmer Dabbelt	7d5c5706a0 correct the operand specifiers in the riscv64 CAS routines	hace 5 años
Rich Felker	f0eb2e77b2 use register constraint instead of memory operand for riscv64 atomics	hace 5 años
Rich Felker	2dcbeabd91 fix riscv64 atomic asm constraints	hace 5 años
Rich Felker	0a48860c27 add riscv64 architecture support	hace 5 años